Anonim
XJTAG

Destinées aux ingénieurs de conception, de test et de production, les sessions fourniront une introduction au scan de périmètre JTAG et à la norme IEEE 1149.x.

«À une époque où les géométries de puces et de cartes continuent à se réduire, travaillant à des vitesses et à des densités plus élevées, la technologie de test traditionnelle n’est pas aussi performante en termes d’accès et de couverture», a déclaré la société.

"Boundary scan fournit une solution de test rentable et non intrusive qui dépasse ces limites."

n

Les sessions montreront comment analyser les limites du début à la fin, à la fois pour améliorer les conceptions et réduire les réponses, ainsi que pour améliorer la couverture des tests, le diagnostic des pannes et les rendements de production sur des circuits complexes contenant du BGA.

Les ateliers porteront également sur la façon de tester les périphériques non JTAG à l’aide de l'analyse des limites.

«L’introduction à la limitation des frontières est une occasion idéale pour les ingénieurs impliqués dans la conception et la fabrication de découvrir comment l’utilisation de XJTAG peut accélérer le processus de débogage et de test de leurs cartes tout au long du cycle de vie du produit», déclare Simon Payne, PDG de XJTAG.