EDA et IP (Septembre 2020)

L'outil Cambridge convertit la description de Verilog en C

L'outil Cambridge convertit la description de Verilog en C

Tenison EDA a déclaré que son outil VTOC permettra aux concepteurs de créer des modèles C efficaces de leur matériel, accélérant les processus d'écriture et de vérification des logiciels.

Arithmatica lance des bibliothèques IP mathématiques pour les CI

Arithmatica lance des bibliothèques IP mathématiques pour les CI

Les bibliothèques IP sont destinées aux circuits intégrés à forte intensité mathématique tels que les puces graphiques et les processeurs haut de gamme.

Une entreprise d'Oxford obtient un financement pour la technologie SoC

Une entreprise d'Oxford obtient un financement pour la technologie SoC

La technologie système sur puce espère faciliter l'intégration du matériel et des logiciels

La confiance d'ARM dans son modèle commercial de propriété intellectuelle, récompensée par une nouvelle croissance

La confiance d'ARM dans son modèle commercial de propriété intellectuelle, récompensée par une nouvelle croissance

Les nouvelles applications et les nouvelles technologies stimulent la croissance, déclare le directeur général

Magma ajoute une optimisation de la puissance

Magma ajoute une optimisation de la puissance

L'optimisation et la gestion de l'alimentation ont été ajoutées au logiciel de conception de puces de Magma Design Automation.

La modification des règles en Chine soulève des préoccupations concernant le vol de propriété intellectuelle

La modification des règles en Chine soulève des préoccupations concernant le vol de propriété intellectuelle

La menace du vol de propriété intellectuelle par la Chine devrait s’aggraver au cours des sept prochains mois, alors que le pays commence à lever les restrictions imposées à la Chine.

MoSys attribue la perte à une acquisition manquée

MoSys attribue la perte à une acquisition manquée

Le cabinet déclare que le rachat par Synopsys a été annulé et imputable à une perte trimestrielle

Fister quitte Intel pour Cadence

Fister quitte Intel pour Cadence

Bingham nommé président du conseil d'administration de Cadence

ARM dévoile des noyaux multitraitement et DSP

ARM dévoile des noyaux multitraitement et DSP

Fruits de la collaboration avec NEC et de l'acquisition d'Adelante

Un outil EDA détecte la puissance et le bruit dans un package

Un outil EDA détecte la puissance et le bruit dans un package

Une nouvelle entreprise s'attaque aux problèmes de gestion de l'alimentation

Synopsys déballe la plateforme de conception Galaxy

Synopsys déballe la plateforme de conception Galaxy

Des améliorations à toute la gamme d'outils de conception de puces promises

Chiffre d'affaires de Synopsys en légère hausse

Chiffre d'affaires de Synopsys en légère hausse

Société EDA gère une croissance de 1% par rapport au trimestre de l'année dernière

La start-up EDA obtient un financement de 9 millions de dollars

La start-up EDA obtient un financement de 9 millions de dollars

Golden Gate se concentre sur l'EDA pour les puces basse consommation

Un outil de synthèse en C interne passe au public

Un outil de synthèse en C interne passe au public

Mentor Graphics commercialise un produit de synthèse C qui était auparavant disponible pour certains clients. Catapult C utilise le standard C ou C ++, sans

La start-up EDA facilite la fermeture de la conception à 90 nm

La start-up EDA facilite la fermeture de la conception à 90 nm

Le routeur optimise fil par fil

CAD: croissance du marché de la propriété intellectuelle de 22%

CAD: croissance du marché de la propriété intellectuelle de 22%

Croissance due au nombre croissant de cœurs, au manque de capacité d'ingénierie et à l'importance croissante des FPGA

CAD: L'EDA et l'IP obtiennent l'esprit

CAD: L'EDA et l'IP obtiennent l'esprit

Le Consortium Spirit publie une norme relative à la mise en œuvre de la propriété intellectuelle dans les outils EDA.

CAD: l'EDA doit aller de l'avant

CAD: l'EDA doit aller de l'avant

Pat Gelsinger d'Intel affirme que la progression de la loi de Moore modifiera fondamentalement les outils nécessaires à la conception de puces

CAD: la cadence pousse le paquet multi-puce

CAD: la cadence pousse le paquet multi-puce

Plusieurs dés dans un paquet considéré comme une solution à la hausse des coûts d'Asic

CAD: Altera pousse HardCopy avec Synopsys

CAD: Altera pousse HardCopy avec Synopsys

Une entreprise programmable espère augmenter la demande de versions câblées de ses FPGA